Board.KolibriOS.org

Pavia

В интернете видел описание PCI в линуксе. Там написанно что идет маскирование по тайм ауту в случии непрерывных прерываний. Есть два типа прерываний ISA и PCI. C PCI все просто 4 линии определить/назначить не сложно через PCI BIOS это для PIC. Для APIC они фиксированны 16-19, а 20-23 - резерв или до...

Pavia

Шина PCI устроена следующем образом. У нее 4 провода для прерываний И каждая карта имеет 4 вывода PIRQ#A PIRQ#B PIRQ#C PIRQ#D. Линии эти устроены, так что они циклически сдвигаются, при переходи от 1 устройства ко второму. Тем самым первое устройство подсоединю к линии A второе к B третье к С и четв...

Pavia

Этот бит появился в PCI 3.0 intel ввела его чуть раньше. Так что это не выход.

Pavia

Хорошая помоечка много уникального. У меня побольше будет =)

Pavia

Тогда я незнаю как такую проблему решать. Может у вас есть предложения?

Pavia

IRQ Routing нужен только для настройки. И позже не используется. Так что на него можно забить, и сразу переходить к APIC, у него все настроенно причем по свойму. :!: Но это проблему не решает. Дапустим что на одном прерывании висит два устройство одно известное драйвер есть в ситеме. Второе не извес...

Pavia

Над спарингом прерываний надо будет еще подумать. Согластно спецификации майкрософт. Биос должен настроить прерывания для всех PCI устройств. Подрузамивается что он настраивает их для PIC. А вслучии чего виндовс сам их каретирует одним из 3 способов. Насчет IRQ22. PIRQ можно за мепировать на любое п...

Pavia

Причем тут APIC ? Конечно его поддержка нужна. Но проблема в том что IRQ это ресурс который нужно настраивать. Если для ISA устройств нет проблем. То для PCI устройств проблема в том что на одном сидит несколько устройств. Нужно настроить IRQ routing проще всего через PCI BIOS (или BIOS32). Колибри ...

Pavia

semiono SATA в разработке, пока на стадии изучения материалов. Винт у меня уже есть, так что результаты будут, но не сразу. Мне бы еще материалы по программированию улучшенного механизма прерываний, когда аппаратных прерываний 256, а не 15 как в стандартной конфигурации, только меня терзают смутные...

Pavia

Serge wrote:Если ты знаешь как программируются регистры PLL на NV чипах поделись инфой.

Человек под ником OLE c wasm.ru знает как это программируется.

Pavia

Serge Не не так. IDE (legacy mode) это когда используются два стандартных канала. 1f0 170 А IDE(native) это когда используются два канала. Но намера базовых портов читаются из PCI CFG А у SATA есть еще и свой режим SATA(ACHI) , когда есть прямой доступ к каждому диску. Когда SATA находится в режиме ...

Pavia

Serge У САТА нет мастеров, Есть у них мастера и слейвы есть. На ICH9 к примеру у товарища Leency из темы http://meos.sysbin.com/viewtopic.php?t=786 SATA контролер с 4 выходами. Так вот контроллер может работать в нескольких режимах. ACHI - когда доступ осуществляется ко всем портам по отдельности. ...

Pavia

'display_data' где определяется принадлежность точки процессу, к сожалению все биты заняты под номер процесса

Хорошая идея. Нужно просто сделать процесс курсор. Тогда проверка будет коректной. И работать будет быстро.

Pavia

Дело в том что, если проверять каждую точку то теряется скорость. отрисовки Я думаю, нужно отдать функцию рисования курсора, приложению. Вот пусть он и проверяет отсечение. Есть и другой путь. Вывод осуществляется во временную область, а после копировать на экран. Но тут нужно делать только частичну...

Pavia

Всё исправил ), просто SMBus ещё нет

Если нужно. Есть код для работы с SMBus.

Search found 63 matches

Re: IRQ's unmasking problem

Re: IRQ's unmasking problem

Re: IRQ's unmasking problem

Re: Ссылки на сайты

Re: IRQ's unmasking problem

Re: IRQ's unmasking problem

Re: IRQ's unmasking problem

Re: IRQ's unmasking problem

Re: Колибри 0.7.1.0