███    ███    ███    █████████	  ████████    █
	 █	██     █     █	 █   █	  █	 █    █
	 █	█ █    █	 █	  █	      █
	 █	█  █   █	 █	  █████       █
	 █	█   █  █	 █	  █	      █
	 █	█    █ █	 █	  █	      █
	 █	█     ██	 █	  █	 █    █     █
	███    ███    ███	███	  ████████    ███████

      ████████	  ████████    ████████	  ████████    ████████
      █      █	  █	 █    █      █	  █	 █    █
      █      █	  █	 █	     █	  █	 █    █
       ██████	  █	 █	 ████	   ██████      ██████
      █      █	  █	 █	     █	  █	 █    █      █
      █      █	  █	 █	     █	  █	 █    █      █
      █      █	  █	 █    █      █	  █	 █    █      █
      ████████	  ████████    ████████	  ████████    ████████


			   СОДЕРЖАНИЕ

			    ЧАСТЬ I

      Введение в 32-х разрядный микропроцессор INTEL 80386

			    ГЛАВА 1
1.Почему МП 80386 важен ?					1
2.Как работает 80386						2
3.Начальное представление архитектуры микропроцессора		4
4.Конструкция кристалла МП 80386				7

			    ГЛАВА 2
	       Данные,набор регистров и адресация
1.Размеры и типы данных 					9
2.Поле размера операнда и префикс размера операнда	       10
3.Регистры 80386					       12
4.Организация данных					       19
5.Адресация памяти					       23
6.Режимы адресации					       25

			    ГЛАВА 3
		СИСТЕМА КОМАНД:краткое описание
1.Команды перемещения данных				       29
2.Команды целочисленной арифметики			       32
3.Логические команды					       33
4.Команды манипуляции битами				       35
5.Команды управления программой 			       38
6.Команды управления системой				       40
7.Префиксы команд					       43
8.Формат команд 					       44

			    ЧАСТЬ II
		      РЕАЛЬНЫЙ РЕЖИМ 80386

			    ГЛАВА 4
	     АДРЕСАЦИЯ ПАМЯТИ В 16-и БИТНОМ РЕЖИМЕ
1.Введение в страничную организацию памяти		       47
2.Кодирование режимов 16-и битной адресации		       54

			    ГЛАВА 5
	     ДЕТАЛЬНОЕ ОПИСАНИЕ 16-и БИТНЫХ КОМАНД
1.Доступность команд					       57
2.Доступность признаков 				       58

			    ГЛАВА 6
	   ПРЕРЫВАНИЯ И ИСКЛЮЧЕНИЯ В РЕАЛЬНОМ РЕЖИМЕ
1.Распознование прерываний и исключений 		       60
2.Векторы прерываний					       61
3.Выполнение программ обработки прерываний		       62
4.Детали обработки исключительных ситуаций		       66

			    ЧАСТЬ III
		     ЗАЩИЩЁННЫЙ РЕЖИМ 80386

			    ГЛАВА 7
1.Адресация памяти в 32-х разрядном режиме		       67
2.Введение в организацию страничной памяти		       68
3.Режим косвенно-регистровой адресации			       72
4.Режим косвенной адресации				       78
5.Кодирование 32-х битного адресного режима		       80


			    ГЛАВА 8
       БАЗИСНОЕ ИСПОЛЬЗОВАНИЕ ПРИВИЛЛЕГИРОВАННЫХ УРОВНЕЙ
		      И СИСТЕМ ПРЕРЫВАНИЙ
1.Использование разбиения памяти на страницы		       84
2.Использование 32-х разрядных сегментов памяти для простых
защищённых систем					       85
3.Дескрипторы сегментов для простой защищённой системы	       86
4.Глобальная таблица дескрипторов			       90
5.Формат селектора в защищённом режиме			       92
6.Использование программных прерываний			       93
7.Вентили прерываний					       94
8.Использование уровней привиллегий			       96
9.Механизм межуровневой передачи			       97
10.32-х битный сегмент состояния задачи 		       99

			    ГЛАВА 9
		   СИСТЕМА СТРАНИЧНОЙ ПАМЯТИ
1.Страничная структура					      104
2.Выравнивание границ страниц и сегментов		      105
3.Сравнение уровня привиллегий страниц и сегментов	      106
4.Строка каталога таблицы страниц			      107
5.Строка таблицы страниц				      108
6.Защита страниц					      109
7.Процесс трансляции в деталях				      111
8.Использование страничной организации памяти для виртуальной